Image de couverture de livre

CONFIGURATION OF OPERATION MODES FOR A SCINTILLATING FIBER SUB-DETECTOR IN THE LHCb EXPERIMENT

Fuente: Redalyc

Enregistré dans:

Détails bibliographiques
Auteur principal:	Tomás Sierra-Polanco
Format:	Artículo científico
Langue:	en
Publié:	Universidad Militar Nueva Granada 2018
Sujets:	Ingeniería LHCb VHDL programming Code configuration Particle detectors Scintillating fibers
Accès en ligne:	Acceder al recurso 1 Acceder al recurso 2 Acceder al recurso 3 Acceder al recurso 4 Acceder al recurso 5
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires

Modular Programming of functions for turbo product codes on FPGA
par: Cecilia Esperanza Sandoval Ruiz
Publié: (2008)

Position sensitive detection system for charged particles
par: E.A. Coello
Publié: (2012)

Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable
par: Cecilia Sandoval
Publié: (2006)

Capture of events midi in parallel with FPGAs
par: Adriano de Luca Pennachia
Publié: (2004)

Parametric Decimal Division using Hardware Description Language
par: Jorge Hernán López Botero
Publié: (2020)

MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
par: DORA MARÍA BALLESTEROS
Publié: (2008)

Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
par: Jorge Hernán López
Publié: (2020)

EXPERIMENTAL VALIDATION OF A MODEL FOR PHOTOVOLTAIC ARRAYS IN TOTAL CROSS-TIED CONFIGURATION
par: CARLOS ANDRÉS RAMOS-PAJA
Publié: (2013)

DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
par: JUAN DAVID HINCAPIE ZEA
Publié: (2011)

Seguridad en redes. Diseño e implementación de un cifrador de datos por medio de des triple
par: Diego Fernando Rojas Rincòn
Publié: (2007)

Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos
par: José Roberto Vargas Rivero
Publié: (2010)

Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
par: Agenor Polo Zabaleta
Publié: (2007)

New spatial central configurations in the 5-body problem
par: Luis F. Mello
Publié: (2011)

Efficient RS (255, k) encoder over reconfigurable systems
par: Cecilia Esperanza Sandoval Ruiz
Publié: (2014)

UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
par: FREDDY BOLAÑOS
Publié: (2008)

FPGAs Implementation of fast algorithms oriented to mp3 audio decompression
par: Antonio Benavides
Publié: (2012)

Hardware Approach of R-Peak Detection for the Measurement of Fetal and Maternal Heart Rates
par: M. A. Hasan
Publié: (2012)

Flow control design for a flexible and adaptive router in parallel systems
par: A. Jiménez
Publié: (2004)

Modelo lógico-matemático del Codificador 2D-RS para descripción de hardware en VHDL
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Desarrollo de un dispositivo digital para la medición de variables ambientales utilizando un arreglo de compuertas programable en campo
par: Juan Carlos Olarte Cortés
Publié: (2007)

Clasificación de granos de café usando FPGA
par: Jorge Hernández
Publié: (2005)

Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Assessment of GPS positioning performance using different signals in the context of ionospheric scintillation: a month-long case study on São José dos Campos, Brazil
par: Ana Lucia Christovam de Souza
Publié: (2022)

Modelo en VHDL de redes neuronales configurables aplicadas a decodificacion en radio cognitivo
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Metodología para diseñar un Contador de Centenas utilizando Alliance CAD
par: Snaider Carrillo L.
Publié: (2009)

FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
par: Moulai Khatir, Ahmed Nassim, et autres
Publié: (2025)

Model-based implementation of self-configurable intellectual property modules for image histogram calculation in FPGAs
par: L.M. Garcés-Socarrás
Publié: (2017)

CP Violation in Beauty Baryons: Geometric Origins of the Mass Hierarchy
par: Niedzwiecki, K. T.
Publié: (2026)

MATHEMATICAL MODEL FOR THE DESIGN OF A BROILER CHICKEN SUPPLY CHAIN
par: Andres-Mauricio Paredes-Rodríguez
Publié: (2024)

Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E
par: J. Antonio Álvarez
Publié: (2008)

CELL AVERAGING CFAR DETECTOR WITH SCALE FACTOR CORRECTION THROUGH THE METHOD OF MOMENTS FOR THE LOG-NORMAL DISTRIBUTION
par: José Raúl Machado Fernández
Publié: (2018)

DE GENNES PARAMETER DEPENDENCE ON SUPERCONDUCTING PROPERTIES OF MESOSCOPIC CIRCULAR SECTOR
par: JOSÉ JOSÉ BARBA ORTEGA
Publié: (2012)

Autoconfiguration with Global Addresses Using IEEE 802.15.4 Standard in Multi-hop Networks
par: Carlos Egas Acosta
Publié: (2021)

Experimental apparatus for measurement of photoneutrons from linear accelerator with energy of 16 MeV
par: M.V Silva
Publié: (2021)

Coherence-Gated Phase Selection in Two Cross-Domain Benchmarks: TOI-201 Orbital Observability and LHCb Baryon CP Violation
par: De Franco, Gianni
Publié: (2026)

A survey on AI-augmented Secure RTL design for hardware trojan prevention
par: Parikh, Raj, et autres
Publié: (2025)

Application of area monitors and scintillating detectors in the development of CBRN defense reconnaissance vehicles
par: T.M.S Silva
Publié: (2021)

A Curvature-Induced Log-Periodic Deformation of C9(q 2): Wave Confinement Theory and the LHCb B 0 → K ∗0µ+µ− Anomaly
par: Reyes, Richard J.
Publié: (2026)

MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA
par: Víctor H. García Ortega
Publié: (2009)

Data Model Creation with MetaConfigurator
par: Neubauer, Felix, et autres
Publié: (2025)