A 16‐Bit 80‐MS/s Tri‐Stage Pipelined‐SAR ADC With Non‐Binary Redundancy CDAC and Wide Common Mode Input Ring Amplifier

Fuente: Wiley Open Access
Enregistré dans:
Détails bibliographiques
Auteurs principaux: Ying Luo, Yongle Li, Peitao Xie, Zhengliang Guo, Mingchao Jian
Format: Artículo Open Access
Publié: Wiley 2026
Sujets:
Accès en ligne:
Tags: Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!