Imagen de Portada

A survey on AI-augmented Secure RTL design for hardware trojan prevention

Fuente: Zenodo

Guardado en:

Detalles Bibliográficos
Autores principales:	Parikh, Raj, Parikh, Khushi
Formato:	Recurso digital
Lenguaje:	inglés
Publicado:	Zenodo 2025
Materias:	Logic Locking Deep Learning in Power Analysis Siamese Neural Networks (SNNs) Jumping-Knowledge GNNs Verilog/VHDL Code Analysis
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Ejemplares similares

Siameses: Presentación de un caso
por: Jaime Ingar
Publicado: (2007)

Modelo lógico-matemático del Codificador 2D-RS para descripción de hardware en VHDL
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)

INTEGRATION OF LLVM AND ICARUS VERILOG FOR THE COMPILATION AND SIMULATION OF CUSTOM PROCESSORS.
por: Silva, Murillo Inácio da Costa, et al.
Publicado: (2025)

8-bit softcore microprocessor with dual accumulator designed to be used in FPGA
por: William Sáenz Rodríguez
Publicado: (2018)

Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable
por: Cecilia Sandoval
Publicado: (2006)

Recommender Systems: Learning Collaborative Filtering Similarity Measures Using Siamese Networks
por: Bobadilla, Jesús, et al.
Publicado: (2026)

Siameses toracópagos, presentación de un caso
por: Yuvisán Carvajal Núñez
Publicado: (2012)

Manejo de gemelos unidos: experiencia con nueve casos en Medellín, Colombia
por: Mirian Natalia Herrera Toro
Publicado: (2014)

Gemelos unidos toracoonfalopagos.
por: Carlos Garcia
Publicado: (2019)

A NOVEL DEEP LEARNING METHOD FOR DETECTING CHANGES IN SATELLITE IMAGERY
por: Journal of Theoretical and Applied Information Technology
Publicado: (2025)

EFFECTS OF A SHORT TERM PLYOMETRIC TRAINING PROGRAM OF AGILITY IN YOUNG BASKETBALL PLAYERS
por: Baljinder Singh Bal
Publicado: (2011)

FPGA Implementation of Single Precision Floating Point Multiplier using Booth Recoding Algorithm
por: Prince Mishra
Publicado: (2026)

HW/SW Co-Design of a Specific Accelerator for Robotic Computer Vision
por: Adrian Pedroza de la Crúz
Publicado: (2015)

CONFIGURATION OF OPERATION MODES FOR A SCINTILLATING FIBER SUB-DETECTOR IN THE LHCb EXPERIMENT
por: Tomás Sierra-Polanco
Publicado: (2018)

AI based SystemVerilog TB generation
por: Bhavin Shah
Publicado: (2017)

Sovereign-SNN
por: Montoya Cardenas, Raul
Publicado: (2026)

Detección de déficits neuromusculares a través del análisis del patrón de salto y aterrizaje en deportistas adolescentes
por: A. Benet-Vigo
Publicado: (2021)

Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos
por: José Roberto Vargas Rivero
Publicado: (2010)

ANÁLISIS DE LAS ADAPTACIONES INDUCIDAS POR CUATRO SEMANAS DE ENTRENAMIENTO PLIOMÉTRICO
por: D. García López
Publicado: (2005)

Times and Sizes of Jumps in the Mexican Interest Rate
por: José Antonio Núñez Mora
Publicado: (2008)

Capture of events midi in parallel with FPGAs
por: Adriano de Luca Pennachia
Publicado: (2004)

Verification of Universal Asynchronous Receiver and Transmitter (UART) using System Verilog
por: M Srinath, et al.
Publicado: (2022)

RST: Random-Access Hardware Sequence Compression — Artifact
por: Chu, Nolan, et al.
Publicado: (2026)

FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
por: Moulai Khatir, Ahmed Nassim, et al.
Publicado: (2025)

MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
por: DORA MARÍA BALLESTEROS
Publicado: (2008)

Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
por: Jorge Hernán López
Publicado: (2020)

Parametric Decimal Division using Hardware Description Language
por: Jorge Hernán López Botero
Publicado: (2020)

PARADIPLOMACY, KNOWLEDGE REGIONS AND THE CONSOLIDATION OF “SOFT POWER”
por: Miguel Santos Neves
Publicado: (2010)

Flow control design for a flexible and adaptive router in parallel systems
por: A. Jiménez
Publicado: (2004)

DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
por: JUAN DAVID HINCAPIE ZEA
Publicado: (2011)

Seguridad en redes. Diseño e implementación de un cifrador de datos por medio de des triple
por: Diego Fernando Rojas Rincòn
Publicado: (2007)

Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E
por: J. Antonio Álvarez
Publicado: (2008)

Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
por: Agenor Polo Zabaleta
Publicado: (2007)

Pricing Asian power options under jump-fraction process
por: Bin Peng
Publicado: (2012)

La configuración del pueblo en la resistencia. Un abordaje contemporáneo sobre la obra de John Locke
por: JOAN SEVERO CHUMBITA
Publicado: (2014)

Optimizing Digital Signal Processing with Half-Precision Floating-Point Arithmetic
por: Dr. Elianore Quasar and Dr. Kaia Rykhard
Publicado: (2019)

MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA
por: Víctor H. García Ortega
Publicado: (2009)

Efficient RS (255, k) encoder over reconfigurable systems
por: Cecilia Esperanza Sandoval Ruiz
Publicado: (2014)

UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
por: FREDDY BOLAÑOS
Publicado: (2008)

Politics of Orphanhood: Discourse, Power, and Resistance in Sharankumar Limbale’s The Outcaste (Akkarmashi)
por: Jamshad Ali P T.
Publicado: (2017)