Image de couverture de livre

FPGA Implementation of Single Precision Floating Point Multiplier using Booth Recoding Algorithm

Fuente: Zenodo

Enregistré dans:

Détails bibliographiques
Auteur principal:	Prince Mishra
Format:	Recurso digital
Publié:	Zenodo 2026
Sujets:	FPGA; Booth Recording; Single Precision; signed multiplier; Verilog HDL.
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires

Hardware efficient multiplier design for deep learning processing unit
par: Jean Shilpa V., et autres
Publié: (2025)

8-bit softcore microprocessor with dual accumulator designed to be used in FPGA
par: William Sáenz Rodríguez
Publié: (2018)

Optimizing Digital Signal Processing with Half-Precision Floating-Point Arithmetic
par: Dr. Elianore Quasar and Dr. Kaia Rykhard
Publié: (2019)

Sovereign-SNN
par: Montoya Cardenas, Raul
Publié: (2026)

INTEGRATION OF LLVM AND ICARUS VERILOG FOR THE COMPILATION AND SIMULATION OF CUSTOM PROCESSORS.
par: Silva, Murillo Inácio da Costa, et autres
Publié: (2025)

Entre personajes y presencias: territorio, música y ética de la ficción en El llamado de los tunk'ules y en Península, Península
par: Gerardo Allende Hernández
Publié: (2022)

VLSI Implementation of Reconfigurable FFT Processor Using Vedic Mathematics
par: K. Bharatha Babu
Publié: (2015)

HW/SW Co-Design of a Specific Accelerator for Robotic Computer Vision
par: Adrian Pedroza de la Crúz
Publié: (2015)

Multiplying factors of Tunjuelo River
par: Diana C. Múnera
Publié: (2018)

Novel design of array multiplier
par: Seyyed Masoud Razavi
Publié: (2015)

Design of Novel 64- bit Multiplier-Accumulator using Vedic Multiplier & Hybrid Adder
par: A Akash, et autres
Publié: (2026)

Computationally Efficient MultiplierFree Fir Filter Design
par: Sanjit K. Mitra
Publié: (2007)

A brief description of operators associated to the quantum harmonic oscillator on Schatten-von Neumann classes
par: Duván Cardona
Publié: (2018)

Tutorial for the Design of FIR Digital Filters over FPGA
par: César Augusto Hernández Suarez
Publié: (2009)

Verification of Universal Asynchronous Receiver and Transmitter (UART) using System Verilog
par: M Srinath, et autres
Publié: (2022)

Inflamación y respuesta inmune innata: participación de las lipoproteínas de alta densidad
par: Damariz Marín-Palma
Publié: (2017)

Factores bioquímicos asociados a riesgo cardiovascular en niños y adolescentes
par: Beatriz Salazar Vázquez
Publié: (2005)

Simple Hardware Implementation of Motion Estimation Algorithms
par: Juan Romero
Publié: (2019)

RST: Random-Access Hardware Sequence Compression — Artifact
par: Chu, Nolan, et autres
Publié: (2026)

Estudio exploratorio del comportamiento del perfil lipídico, malondialdehído y óxido nítrico en individuos de la etnia Yukpa del estado Zulia, Venezuela
par: Valmore Bermúdez
Publié: (2008)

Efecto del ejercicio en subpoblaciones de lipoproteínas de alta densidad y en la presión arterial
par: Olga A. Nieto
Publié: (2013)

Índice trigliceridos/cHDL en el embarazo. Interrelación con índices de resistencia a la insulina y antropometría fetal.
par: Ana Victoria Becerra Leal
Publié: (2013)

Fiscal Multipliers and Balance Sheet Effects in a Small Open Economy
par: Martha López Piñeros
Publié: (2020)

Sign Systems Studies
Publié: (2018)

Clinical characteristics of induced estrus with hormones, and its relation with gestation percentage in nulliparous female water buffaloes
par: C. Gallego
Publié: (2016)

Implementation of high-speed fixed-point dividers on FPGA
par: Nikolay Sorokin
Publié: (2006)

A Translation-Invariant Fourier-Multiplier Branch Bridge with Constant-Coefficient and Nonlocal Benchmarks
par: Nguyen, Duy Hoang
Publié: (2026)

Towards the Development of a Mexican Speech-to-Sign-Language Translator for the Deaf Community
par: Felipe Trujillo-Romero
Publié: (2012)

A survey on AI-augmented Secure RTL design for hardware trojan prevention
par: Parikh, Raj, et autres
Publié: (2025)

A Novel Versatile Method of Generating Soft Halftone Proofs
par: Dr.Pradeep Kundu
Publié: (2024)

Onion detopping machine - an emerging horticultural enterprising
par: A.C Rathinakumari
Publié: (2022)

FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
par: Moulai Khatir, Ahmed Nassim, et autres
Publié: (2025)

MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
par: DORA MARÍA BALLESTEROS
Publié: (2008)

FPGA-Based Emulation of a Synchronous Phase-Coded Quantum Cryptography System
par: Arturo Arvizu-Mondragón
Publié: (2015)

A comprehensive embedded solution for data acquisition and communication using FPGA
par: Venkatraman Kandadai
Publié: (2017)

Sistema de digitalización de señal basado en FPGA y configurado utilizando MatLab
par: Ismel Domínguez-Rodríguez
Publié: (2010)

Linux sobre una FPGA
par: Jose Alfredo Jaramillo Villegas
Publié: (2007)

On generalized difference sequence spaces of fuzzy numbers
par: Binod Chandra Tripathy
Publié: (2013)

Efectos de los cambios en el programa Procampo en la economía rural del sureste mexicano
par: Jesús Arellano-González
Publié: (2015)

Oil Price Shock and the Philippine Economy: A SAM Multiplier and Structural Path Analysis of the 2026 US-Israel-Iran Conflict
par: Zamora, Christian Marvin
Publié: (2026)