Diseño y modelado de una arquitectura hardware del descriptor DAISY y su implementación en lógica reconfigurable
Fuente:
Universidad Tecnológica de la Mixteca
El presente trabajo de tesis aborda el diseño y modelado de una arquitectura hardware para el descriptor DAISY y su implementación sobre lógica reconfigurable, cuyo elemento central de procesamiento es un arreglo de compuertas programables en campo (Field Programmable Gate Array, FPGA). La implement...
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Tesis de Maestría |
| Lingua: | spagnolo |
| Pubblicazione: |
Universidad Tecnológica de la Mixteca
2020
|
| Soggetti: | |
| Accesso online: | |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
|