Diseño y modelado de una arquitectura hardware del descriptor DAISY y su implementación en lógica reconfigurable

Fuente: Universidad Tecnológica de la Mixteca

El presente trabajo de tesis aborda el diseño y modelado de una arquitectura hardware para el descriptor DAISY y su implementación sobre lógica reconfigurable, cuyo elemento central de procesamiento es un arreglo de compuertas programables en campo (Field Programmable Gate Array, FPGA). La implement...

Full description

Saved in:
Bibliographic Details
Main Author: Santos Villalobos, Alberto de Jesús
Format: Tesis de Maestría
Language:Spanish
Published: Universidad Tecnológica de la Mixteca 2020
Subjects:
Online Access:
Tags: Add Tag
No Tags, Be the first to tag this record!

Similar Items