Diseño y modelado de una arquitectura hardware del descriptor DAISY y su implementación en lógica reconfigurable
Fuente:
Universidad Tecnológica de la Mixteca
El presente trabajo de tesis aborda el diseño y modelado de una arquitectura hardware para el descriptor DAISY y su implementación sobre lógica reconfigurable, cuyo elemento central de procesamiento es un arreglo de compuertas programables en campo (Field Programmable Gate Array, FPGA). La implement...
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis de Maestría |
| Lenguaje: | español |
| Publicado: |
Universidad Tecnológica de la Mixteca
2020
|
| Materias: | |
| Acceso en línea: | |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Sea el primero en dejar un comentario!